Palladium 硬體驗證模擬平台
為複雜 SoC 與系統提供高效能硬體驗證與除錯
總覽
為 Pre-Silicon 驗證與除錯提供最佳驗證吞吐量
Cadence Palladium 硬體模擬平台支援硬體與軟體的早期協同驗證與除錯，以及 in-circuit emulation。
在 RTL 仍持續變動的設計週期早期，提供高度的除錯生產力。
主要優勢
為複雜 SoC 與系統開發提供更高效能、更大容量與更強除錯能力
高效能
相較於 Palladium Z2，效能提升 1.5 倍。
大容量與可擴充性
提供因應多十億閘級設計所需的容量與擴充能力。
快速編譯
模組化編譯器可縮短編譯時間，十億閘級設計每天可完成 3 次迭編譯迭代。
產品亮點
完整產品組合
Palladium 平台支援多元使用模式，提升驗證生產力
Palladium Z3 System Studio
最低容量：1.28 億閘
使用者與除錯記憶體總計 512GB
4 個 in-circuit emulation 連接埠
每套系統最多可支援 8 位同時使用者
提供 Palladium Z3 Enterprise 平台的核心功能
易於導入
可使用標準電源插座供電
採氣冷式設計，無須外接液冷設備
Palladium Z3 Enterprise Emulation Platform
可擴充至 480 億閘
模組化編譯器可在 8 小時內完成編譯
相較 Palladium Z2 系統，效能提升 1.5 倍
支援 Palladium Z2 與 Palladium Z3 系統間的軟體相容性
所有 Palladium 與 Protium 系統採用共通前端介面
與 Palladium 及 Protium 系統共用虛擬與實體介面
可順暢轉移自前一代 Palladium 系統
Palladium Z2 Enterprise Emulation Platform
相較 Palladium Z1 平台，容量提升 2 倍、效能提升 1.5 倍
模組化編譯器可在 8 小時內完成編譯
waveform dump 速度提升 10 倍
debug trace 深度提升 2 倍
memory dump 與 debug upload 速度提升 2 倍
與主機之間的吞吐頻寬提升 3 倍
搭載 FullVision 3.0 高效能除錯引擎
每個機櫃可從 800 萬閘擴充至 11.52 億閘
Palladium Hybrid
Helium Virtual and Hybrid Studio 透過將虛擬混合模型與 Palladium 及 Protium 系統中的 RTL 整合，延伸硬體模擬與原型驗證系統的應用能力，可在特定使用情境下提升有效效能、增加功能，或改善整體效率。
將已完成驗證、但可能成為效能瓶頸的元件，例如第三方 CPU 核心，轉移至虛擬模型執行，以提升有效效能
整 合仍在開發中元件的虛擬平台模型，提早進行系統層級驗證
將單一 RTL 與系統層級虛擬平台整合，可在單元層級容量下進行系統層級測試
應用程式
4-State Emulation App：加速需要 X-propagation 的模擬加速，以及多個切換電源域的驗證
Real Number Modeling App：加速混合訊號設計的模擬
Dynamic Power Analysis App：提供高速、大規模平行化的功耗分析架構，支援多十億閘 SoC 與數百萬個時脈
Job Scheduling App：提供企業級、彈性的佇列式介面，用於派發硬體模擬工作，支援作業優先順序管理與避免工作長時間等待
Palladium Safety App：支援串列故障模擬，並可與 Cadence Digital Safety Verification 搭配，支援符合 ISO 26262 要求的功能安全驗證作業。此應用支援統計取樣，以有效減少故障注入數量，並採用 Vector-Capture-Replay 工作流程，在維持訊號行為的同時自動化故障插樁。此外，亦提供串列、平行與互動式等多種故障模擬模式
Video Analyzer App：以圖形化方式呈現圖像與視訊介面，並提供即時資料檢視，支援 waveform 資料的擷取、除錯、分析與回放