All Posts

頂序科技正式成為 Cadence 台灣授權代理商，結合 Cadence 從晶片到系統的完整 EDA 解決方案與在地技術服務，協助台灣企業加速設計流程、縮短產品上市時程。頂序科技也將參與 CadenceLIVE Taiwan 2026，與產業先進交流。

在 Layout XL 流程之外建立的設計，該如何快速達成合規、啟用 APR、ALM、EAD 等進階功能？本文介紹 Cadence Virtuoso Studio 自 IC25.1 起強化的 LVS 綁定機制，運用完整的 svdb 目錄資料，在保留階層架構的前提下綁定設計中的所有單元，並透過 Application Readiness Checker 以單一介面檢查與更新合規性，讓設計從 LVS 乾淨順利邁向 Layout XL 合規。

設計複雜度攀升、時程緊縮，基礎設施不能再是創新的絆腳石。本文介紹 Cadence Managed Cloud Services on AWS：彈性隨需的 EDA 最佳化運算、以用量計費的雲端經濟模式、ISO 27001 與 SOC 2 等企業級安全認證、超過 100 次成功 tapeout 的統包式環境，以及支援混合雲策略的 True Hybrid Cloud 方案，讓工程團隊專注創新而非基礎設施管理。

還在脫節的合成與擺置繞線工具之間來回奔波？Cadence Innovus+ 平台將合成與實體實現整合於單一環境，以共用資料庫、腳本與 AI 引擎打造統合的 RTL 到 GDS 流程，讓前後端決策一致、收斂更快速。本文介紹 Innovus+ 的主要效益，包括大規模平行架構、埃米級 GAA 先進節點支援、signoff 精確度的設計中驗證、整合 LLM 助理，以及與 Cerberus AI Studio 的原生整合。

AI 與多晶粒系統設計正將傳統模擬方法推向極限。本文介紹 Cadence 全新的 Xcelium Distributed Simulation App，其運用多核心技術將大規模模擬拆解為獨立任務平行處理，模擬速度最高提升 3 倍、伺服器成本最多降低 5 倍。Samsung Semiconductor 更分享如何透過左移方法重複使用單晶粒測試環境，在維持效能標準的同時縮短多晶粒設計的上市時程。

高速互連與 RF 設計進入多 GHz 頻段後，傳統模擬方法便難以應付。本文介紹 Cadence「S-Parameter Simulations Using Spectre in Virtuoso Studio」訓練課程，內容涵蓋 S 參數基礎、Spectre 小訊號分析、S 參數品質檢查與擬合工具、多組資料集比較除錯，以及 MDIF 資料處理，協助您產出高品質 S 參數並確保模擬收斂與精確性。

傳統軟體功耗估算每項作業僅能處理數百萬閘，面對十億閘、十億週期的 AI 晶片已力不從心。本文介紹 Cadence Palladium DPA 的硬體原生功耗估算（HW-NPE）技術，結合專用硬體與編譯器導向方法論，讓 12.6 億週期的應用程式功耗分析僅需 42 分鐘完成，周轉時間改善達 1000 倍以上、精確度最高達 97%，並提供每一週期的完整功耗可視性。

佈局持續演進，Layout XL 的綁定狀態該如何隨時掌握？本文介紹 Cadence Virtuoso Studio 的畫布上綁定醒目提示功能，以顏色直接在佈局與電路圖畫布中呈現已綁定、未綁定與已忽略的元件狀態，並搭配 Add、Remove、Swap 指令即時修正綁定問題，讓您及早發現變化、快速回應，輕鬆維持 Layout XL 合規性。

低功耗晶片設計的 PPA 壓力永無止境。本文節錄 Cadence DSG Tech Day 精華，完整介紹最新版 Innovus Implementation System 的五大升級：GigaPlace 的起點 TNS 方法與 ICDP 壅塞導向擺置、GigaOpt 的 mega options 與全新路徑壓縮、CCOpt 的 ECF V2 與活動導向 CTS、New PRO 四階段繞線後最佳化，以及整合 Cadence JedAI 累積學習的 Innovus+ AI，並附客戶實測數據與指令範例。

閘級模擬能找出 RTL 模擬遺漏的功能性與時序錯誤，但執行速度往往令人卻步。本文分享 Northrop Grumman 於 CadenceLIVE Boston 2023 發表的實戰經驗：如何透過平移代理時脈解決測試平台時序違規、以包裝層與 SystemVerilog configuration 為模型加入時序、用中斷點處理隨機重置，並運用 Xcelium Multi-Core 讓區塊模擬提速 4.2 倍、四十六小時的測試縮短至十一小時。

面對數十億個元件的製程變異與元件不匹配，執行數十億次蒙地卡羅模擬既不切實際也難以負擔。本文節錄 Broadcom 於 CadenceLIVE Silicon Valley 2024 的發表內容，分享其如何導入 Cadence Spectre FMC Analysis 進行時序變異分析：以 AI 強化技術處理非高斯分布案例，將總 CPU 時間從 245 個月縮減至 14 個月，達成最高約 60 倍的效能提升，並在一個月內完成專案。

驗證總工程時間中高達 70% 耗費在除錯上。本文介紹 Cadence Verisium Debug，第一個與所有 Palladium 平台全面整合的 AI 驅動除錯方案：FullVision 3.0 技術讓波形產生速度提升 2 倍、資料庫縮小 5 倍，IXCOM 統一編譯確保硬體模擬與除錯間一致的設計階層，無需額外編譯腳本。群聯電子（Phison）更分享導入後工作流程效率的顯著提升。

開路、短路、階層違規……這些連接性標記究竟是真正的問題，還是設計意圖下的預期狀況？本文為「Excellent XL」系列最終篇，介紹 Cadence Virtuoso Studio 的連接性分析器（Connectivity Analyzer）如何自動分析回報的連接性標記、判別違規成因，並直接在佈局環境中提供一鍵修復，讓您減少人工介入、保留設計意圖，有信心地維持設計乾淨無虞。

高標準差良率分析動輒需要十億次以上的蒙地卡羅模擬，成本高昂且難以負擔。本文介紹 Cadence Spectre FMC Analysis 的兩大核心功能：以機器學習樣本重排序技術、只模擬分布尾端最差樣本的「最差樣本預測」，以及在有限模擬預算下快速取得標準差、失效率與信賴區間的「良率估算」，並提供完整的命令列設定範例與分散式模式加速技巧。