Palladium – 功耗估算效率從數天縮短至數分鐘

Cadence Blog / HSV Marketing

在競爭激烈的半導體產業中，領先的創新者持續以高效能、高功耗的晶片樹立標竿。他們最新的數十億閘（multi-billion-gate）設計，暴露了傳統矽前（pre-silicon）功耗估算方法的實務限制：速度緩慢、難以擴充，並對次世代 AI 晶片功耗與效能的完整最佳化構成風險。

一家大型半導體客戶採用以傳統軟體工具為基礎的閘級功耗方法論，每項作業僅能處理數百萬閘的規模。若要以真實應用工作負載（十億閘以上、十億週期以上）估算超大型區塊的功耗，傳統軟體功耗估算方法已不切實際。

為克服此問題，該客戶採用了 Cadence Palladium DPA 的硬體原生功耗估算（Hardware-Native Power Estimation, HW-NPE）技術。透過此解決方案，數十億閘的設計得以在短短數小時內完成分析，並跨數十億週期執行功耗估算，顯著加速開發並縮短功耗估算時間。

Cadence 與重要客戶合作量測功耗，運用 Cadence Palladium Platform 的硬體原生功耗估算（HW-NPE）克服擴充性挑戰。該技術結合專用硬體與編譯器導向的方法論，有效率地在閘級量測並分析應用程式功耗。HW-NPE 的主要特色包括：

• 次世代估算引擎：可處理超過十億閘的設計，並在數小時內完成數十億週期的功耗計算，周轉時間改善達 1000 倍以上，最適合最先進的高功耗晶片。

• 高精確度：相較於 signoff 功耗工具，精確度最高達 97%，為關鍵的功耗與效能最佳化決策提供可靠的功耗數據。

• 前所未有的可視性：HW-NPE 能以真實應用程式，完整呈現跨數十億週期的功耗狀況，這在過去是不可能做到的。

實例如下：

App1：一個 12.6 億週期應用程式的端到端功耗分析，僅 42 分鐘即完成。

App2：一個多執行緒、38.3 億週期應用程式的完整功耗分析，於 85 分鐘內完成。

週期可視性圖表顯示，使用者能「在數十億週期的功耗資料中，掌握每一個週期的可視性」，這是功耗剖析（power profiling）的關鍵功能。

Cadence Palladium DPA 的硬體原生功耗估算解決方案是一大變革，讓半導體創新者得以突破傳統方法的限制、達成遠大目標。透過結合專用硬體、超高速編譯與功耗串流（power streaming）能力，此技術實現了數十億閘設計過去無法達成的細緻功耗分析。

有了這項全新的效率，工程團隊能專注於打造高度節能的設計，這項策略優勢也有助於達成關鍵的永續發展目標。此方法論不僅解決眼前的挑戰，更為半導體產業的閘級功耗估算樹立了更高的標準。

這項技術的成功，印證了「創新源自於夥伴關係」的核心信念。採用 Cadence Palladium DPA 的 HW-NPE，協助在設計早期階段實現前所未有的精確度，完成跨數十億週期的分析，讓企業得以站穩半導體創新的最前線，為快速、精確的功耗估算樹立全新標準。

如果您正在設計十億閘等級的 AI/ML 晶片或 GPU 加速應用，需要早期且精確的功耗建模來提升能源效率、避免代價高昂的設計延誤，歡迎與 Cadence 銷售支援團隊聯繫，了解 Palladium DPA 的硬體原生功耗估算如何協助轉型您的開發流程。