AI 與多晶粒系統設計正將傳統模擬方法推向極限。本文介紹 Cadence 全新的 Xcelium Distributed Simulation App，其運用多核心技術將大規模模擬拆解為獨立任務平行處理，模擬速度最高提升 3 倍、伺服器成本最多降低 5 倍。Samsung Semiconductor 更分享如何透過左移方法重複使用單晶粒測試環境，在維持效能標準的同時縮短多晶粒設計的上市時程。

開路、短路、階層違規……這些連接性標記究竟是真正的問題，還是設計意圖下的預期狀況？本文為「Excellent XL」系列最終篇，介紹 Cadence Virtuoso Studio 的連接性分析器（Connectivity Analyzer）如何自動分析回報的連接性標記、判別違規成因，並直接在佈局環境中提供一鍵修復，讓您減少人工介入、保留設計意圖，有信心地維持設計乾淨無虞。